募集終了オンライン面談可

【Verilog_HDL】LSI設計検証業務

単価

60万円/月額想定年収:720万円

fmd_good

勤務地

京都府

開発環境

work_outline職務内容

Verilog_HDLによるLSIのロジックブロックの設計検証をご担当いただきます。

・デジタル回路設計/機能検証（Verilog_HDL）ができる方・C言語　perl Unix/Linux 対応ができる方

assignment

契約形態

業務委託

デジタル回路設計/機能検証（Verilog_HDL）ができ、C言語　perl Unix/Linux 対応ができる方であればエントリー可能です。

情報提供元: ココナラテック

7年前